“全摆幅单端读”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9815137个，建议您升级VIP下载更多相关专利

[发明专利]用于寄存器文件的可控制位线摆幅的存储单元-CN201110083525.2无效
发明人：虞志益;张星星;韩军;张章;李毅;熊保玉;张跃军;董方元;韩军;程旭;张伟;曾晓洋 -专利权人：复旦大学
申请日： 2011-04-02 - 公布日： 2011-07-27 - 主分类号： G11C19/28 文献下载
摘要：本发明属于集成电路存储单元设计技术领域，具体为一种用于寄存器文件的可控制位线摆幅的存储单元。该存储单元包括：耦合在电源和地之间的交叉耦合的2个反相器，以及2个写晶体管，2个读晶体管，2个读隔离管，2个模式控制晶体管。本发明能够限制读位线的摆幅，降低寄存器文件的功耗；在某些特殊情况下，需要位线全摆幅以适应要求，本发明提供的控制单元，可以方便的实现位线的全摆幅与低摆幅之间的转换。
用于寄存器文件控制位线摆幅存储单元

[发明专利]一种电流峰值检测电路-CN201910631732.3有效
发明人：张玲;吴璐;李玲 -专利权人：浙江匠联科技有限公司
申请日： 2019-07-12 - 公布日： 2021-10-08 - 主分类号： G01R19/04 文献下载
摘要：本发明公开了一种电流峰值检测电路，包括电流互感模块、采样电阻、中点偏置模块、全摆幅跟随隔离模块和微控制单元模块，电流互感模块通过交流电源相线连接采样电阻的管脚两端，中点偏置模块连接于直流电源的正负极两端，全摆幅跟随隔离模块的输入正极电性连接采样电阻的管脚，全摆幅跟随隔离模块的输入负极电性与全摆幅跟随隔离模块的的输出端连接；全摆幅跟随隔离模块的输出端连接微控制单元模块。本发明各级电路间取消电容耦合改用直接耦合，减少信号传输延时和变形；采用中点偏置，使采集的信号可以在单电源供电时，其下半周能被正常传输且符合AD端的输入要求，同时规避了双电源供电的复杂和引入的交越失真。
一种电流峰值检测电路

[发明专利]一种基于FinFET器件的全摆幅单端读存储单元-CN201710462410.1有效
发明人：胡建平;杨会山 -专利权人：宁波大学
申请日： 2017-06-19 - 公布日： 2019-09-10 - 主分类号： G11C11/412 文献下载
摘要：本发明公开了一种基于FinFET器件的全摆幅单端读存储单元，包括写字线、写位线、反相写位线、读字线、读位线、第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFETFinFET管、第六FinFET管和第九FinFET管分别为为低阈值的N型FinFET管，第八FinFET管为高阈值的N型FinFET管；优点是在不影响电路功能的情况下，延时、功耗和功耗延时积均较小，读操作时数据不会出错
一种基于 finfet 器件全摆幅单端读存储单元

[发明专利]一种单端低摆幅读位线电路-CN201010574178.9无效
发明人：王东辉;闫浩;洪缨;侯朝焕 -专利权人：中国科学院声学研究所
申请日： 2010-11-30 - 公布日： 2011-05-18 - 主分类号： G11C11/416 文献下载
摘要：本发明涉及一种单端低摆幅读位线电路，该电路包括：至少1个内核单元、第一PMOS晶体管(P1)和敏感放大器；所述第一PMOS晶体管(P1)的栅极连接控制信号(PRE)，在PRE有效地时间内，对位线信号(BL敏感放大器检测位线电平变化来读数据；其特征在于，该电路还包括：第一NMOS晶体管(N1)、第二NMOS晶体管(N2)和第二PMOS晶体管(P2)；N2和P2反馈控制N1是否关断，P1在PRE控制下通过N1是否关断实现位线低摆幅；所述敏感放大器包括：7个PMOS晶体管和6个NMOS晶体管，实现正确读出单端低摆幅位线上的数据。
一种单端低摆幅读位线电路

[发明专利]一种适用于宽摆幅全差分运算放大器的共模反馈电路-CN202010332805.1有效
发明人：宁宁;孟昊;田明;邓恒;张启辉;李靖;于奇 -专利权人：电子科技大学;上海华力微电子有限公司
申请日： 2020-04-24 - 公布日： 2023-06-23 - 主分类号： H03F3/20 文献下载
摘要：一种适用于宽摆幅全差分运算放大器的共模反馈电路，通过共模信号采集模块中两组并联的电阻电容对宽摆幅全差分运放的共模输出进行采集并注入到共模放大模块中与共模参考电压进行比较，在共模反馈模块中生成反馈调节信号反馈至宽摆幅全差分电路中第一级负载电流源管栅端，实现通过反馈使宽摆幅全差分电路的输出共模稳定；同时在共模前馈模块中生成前馈调节信号连接至宽摆幅全差分电路中源随器的电流源管栅端，使宽摆幅全差分电路的输出共模稳定。本发明通过引入新的前馈通路为整体共模响应电路提供额外的零点，使宽摆幅全差分运算放大器整体相位裕度性能提升且不影响共模响应增益，在不影响输出摆幅的情况下提升了宽摆幅全差分运算放大器的稳定性。
一种适用于宽摆幅全差分运算放大器反馈电路

[发明专利]一种基于电压抬升技术的全摆幅输入电压时间转换器-CN202210809385.0在审
发明人：任俊彦;赵雨桐;叶凡 -专利权人：复旦大学
申请日： 2022-07-10 - 公布日： 2022-11-08 - 主分类号： H03M1/50 文献下载
摘要：本发明属于集成电路技术领域，具体为一种基于电压抬升技术的全摆幅输入电压时间转换器。本发明电压时间转换电路由差分结构组成，包括工作方式和电路连接完全相同的两个单端电路：P端和N端；每个单端结构包括：电压抬升采样模块、放电电流源、阈值电压检测模块；电压输入信号VinP放电电流源和阈值电压检测模块，最终产生时间输出信号start和stop；本发明通过前端的电压抬升采样模块，将输入信号整体向上进行电平移位，保证电流镜中的晶体管在放电过程中始终处于饱和区范围，可以将输入信号摆幅扩宽至全摆幅
一种基于电压抬升技术全摆幅输入时间转换器

[发明专利]用于SRAM的写操作中的灵敏放大器-CN200910203611.5有效
发明人：吴瑞仁;陈彝梓 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-05-19 - 公布日： 2010-07-07 - 主分类号： G11C11/41 文献下载
摘要：全局读/写电路连接到全局位线对，写操作中，被配置以将小摆幅信号写入到全局位线对。SRAM电路还包括第一多路复用器和第二多路复用器，每个多路复用器都具有第一输入和第二输入。灵敏放大器被设置以将小摆幅信号放大为全摆幅信号，然后在写操作中输出全摆幅信号到局部位线对。
用于 sram 操作中的灵敏放大器

[实用新型]一种高速高增益放大器的内部自测电路-CN202020284735.2有效
发明人：李俊;夏建宝;危长明;陈良生;刘勋;罗志国 -专利权人：上海胤祺集成电路有限公司
申请日： 2020-03-10 - 公布日： 2020-11-13 - 主分类号： G01R31/3187 文献下载
摘要：本实用新型公开了一种高速高增益放大器的内部自测电路，包括单端信号转差分信号电路，差分满摆幅电路转差分可调摆幅电路，可调偏置电流控制电路，所述单端信号转差分信号电路采用两路反相器级联的架构且差分输出端加上锁存电路来对齐上升下降沿口，所述差分满摆幅电路转差分可调摆幅电路采用两级相同的电流模式逻辑电路，所述差分满摆幅电路转差分可调摆幅电路的第一级先将满摆幅信号缩小，所述差分满摆幅电路转差分可调摆幅电路的第二级用来产生需要的可调摆幅信号
一种高速增益放大器内部自测电路

[发明专利]转换装置-CN201811650006.8在审
发明人：敖海;高专 -专利权人：武汉芯动科技有限公司
申请日： 2018-12-31 - 公布日： 2019-05-31 - 主分类号： H03K19/0185 文献下载
摘要：所述装置包括：开关单元，被配置为接收外部输入的差分信号对的交流部分，以及根据所述差分信号对的交流部分输出全摆幅信号对；开关单元，被配置为输出开关信号；上限单元，根据所述开关信号配置所述全摆幅信号对的上限波幅；下限单元，根据所述开关信号配置所述全摆幅信号对的下限波幅。本发明能够将差分信号对转换为全摆幅的CMOS信号对。
全摆幅信号差分信号开关单元开关信号转换装置波幅配置输出开关摆幅交流输出转换外部

[发明专利]一种亚阈值SRAM存储单元-CN201410093326.3有效
发明人：黑勇;蔡江铮;陈黎明 -专利权人：中国科学院微电子研究所
申请日： 2014-03-13 - 公布日： 2019-04-23 - 主分类号： G11C11/413 文献下载
摘要：本发明提供了一种亚阈值SRAM存储单元，包括：基本电路、单元数据读出电路、预放管电路以及改进的斯密特反相器；其中，基本电路的输出端(QB)连接单元数据读出电路的输入端，单元数据读出电路的输出端与预放管电路的输出相连，连接改进的斯密特反相器的输入端；其中，所述预放管电路包括第三NMOS管(MN3)，其源端接地，栅端接预放控制信号PREDIS，漏端接读出位线RBL。本发明提供的SRAM单元采用预放的读模式来降低功耗；由于NMOS传输高电平的阈值损失，其动态功耗减小显著，同时静态功耗也有一定程度的降低；同时，这使得读出数据的摆幅不用到达全摆幅也可被识别，显著提高了SRAM
斯密特反相器电路单元数据读出电路基本电路输出端输入端摆幅数据读出电路动态功耗读出数据读出位线降低功耗静态功耗控制信号连接单元源端接地阈值损失读模式高电平减小漏端栅端改进传输输出

[发明专利]一种低功耗的轨至轨输入摆幅的比较器电路-CN202110061448.4在审
发明人：于奇;林煜宇;李靖;宋博;宁宁;王勇 -专利权人：电子科技大学;成都微光集电科技有限公司
申请日： 2021-01-18 - 公布日： 2021-06-04 - 主分类号： H03K5/24 文献下载
摘要：本发明涉及一种电子电路，具体涉及一种低功耗的轨至轨输入摆幅的比较器电路。本发明采用了使用互补输入对的思想通过修改前置放大器的结构，以增加一个输入放大器的代价换取轨至轨的摆幅，采用一对互补的时钟信号CLK和CLKN，通过使用时钟控制的PMOS动态预放大器和NMOS电流镜结合的方式，实现了覆盖低输入范围的目标，并且是采用的是全动态电路，功耗较低，适合应用于单端输入的ADC或者是共模输入电平变化很大的ADC结构中。本发明实现了在输入信号幅度很低的条件下，较高的比较速度和精度，最大限度地利用了电源电压摆幅。
一种功耗轨至轨输入比较电路

[发明专利]一种工作于多种电源电压的模拟滤波器架构及滤波方法-CN202210971345.6有效
发明人：曹璐 -专利权人：英彼森半导体（珠海）有限公司
申请日： 2022-08-15 - 公布日： 2022-11-18 - 主分类号： H02M1/44 文献下载
摘要：本发明公开了一种工作于多种电源电压的模拟滤波器架构及滤波方法，通过在滤波器芯片的前后设置全差分满摆幅运放及单端输出运放，并在两个运放中设置相同的电阻配比，以使输入信号衰减后能得到等比例放大的信号，电阻配比根据滤波器芯片的满摆幅输入信号与输入至模拟滤波器架构的满摆幅输入信号的比例进行设置
一种工作多种电源电压模拟滤波器架构滤波方法

[发明专利]加重强度可配置的预加重电路-CN200910043647.1无效
发明人：徐炜遐;王永文;白创;马卓;陈怒兴;李少青;赵振宇;陈吉华;张民选;方粮;肖海鹏;唐李红;石大勇;蒋仁杰 -专利权人：中国人民解放军国防科学技术大学
申请日： 2009-06-09 - 公布日： 2009-11-04 - 主分类号： H03K19/0185 文献下载
摘要：调节电路接收一全幅的随机数据信号和一反馈低摆幅的输出数据信号，根据不同的输入选择信号，产生两路脉冲宽度可调的脉冲控制信号；加重电路在不同的输入跳变时，根据调节电路产生的两路控制信号的脉冲宽度，决定对输出节点进行快速充放电的时间，实现不同强度的预加重效果，同时通过自反馈限制输出的摆幅，实现高速低摆幅的输出信号。本发明是一种结构简单、预加重强度可配置，可用于单端或者双端高速I/O接口的预加重电路。
加重强度配置电路

[发明专利]全摆幅电压转换电路及应用其的运算单元、芯片、算力板和计算设备-CN201811104024.6在审
发明人：刘杰尧;张楠赓;吴敬杰;马晟厚 -专利权人：北京嘉楠捷思信息技术有限公司
申请日： 2018-09-20 - 公布日： 2020-03-27 - 主分类号： G05F1/575 文献下载
摘要：本发明提供一种全摆幅电压转换电路及应用其的运算单元、芯片、算力板和计算设备。全摆幅电压转换电路包括输入端，用于第一电平信号的输入；输出端，用于第二电平信号的输出；差分输入单元，用于反相所述输入端的第一电平信号，并输出差分输入信号；转换单元，用于将所述差分输入信号的第一电平转换成第二电平信号；输出驱动单元，用于将所述第二电平信号输出至所述输出端；其特征在于，还包括设置在所述输入端与所述转换单元之间的辅助下拉单元，所述辅助下拉单元接收所述输出驱动单元的反馈信号，以提高所述转换单元识别所述差分输入信号的能力，从而使得本发明的全摆幅电压转换电路能够实现从输入低电压到输出高电压的转换。
全摆幅电压转换电路应用运算单元芯片算力板计算设备

[发明专利]一种SerDes用全摆幅输出VCO延迟单元设计方法-CN201610294516.0在审
发明人：濮国亮;沈寒冰;董尧君;吴俊辉 -专利权人：苏州超锐微电子有限公司
申请日： 2016-05-06 - 公布日： 2017-11-14 - 主分类号： H03L7/06 文献下载
摘要：本发明提供了一种用于10G SerDes芯片低电压供电情况下，全摆幅输出VCO延迟单元的设计方法，具体而言，就是在10G SerDes高速串行电路环境下，低电压供电，实现全摆幅输出的VCO延迟单元设计方法
一种 serdes 用全摆幅输出 vco 延迟单元设计方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条